明 細 書

プラズマディスプレイ装置

技術分野

5 本発明は、テレビジョン受像機及びコンピュータ端末等の画像表示に用いられるプラズマディスプレイ装置に関する。

背景技術

10

15

20

25

プラズマディスプレイパネル (以下、PDPと略記する) として代表的な交流 面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板には、一対の走査電極と維持電極とからなる表示電極が、前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層及び保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。

そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でRGB各色の蛍光体を励起発光させてカラー表示を行っている。

パネルを駆動する方法としてはサブフィールド法、すなわち、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。この方法は、データ電極と走査電極の間に書込みパルスを印加することにより、データ電極と走査電極の間で書込み放電を行う。そして、放電セルを選択した後、走査電極と維持電極との間

に、交互に反転する周期的な維持パルスを印加することにより、走査電極と維持 電極との間で維持放電を行い、所定の表示を行うものである。

このような従来のプラズマディスプレイ装置におけるパネルの駆動方法は、例 えば、日本特許出願特開平11-109915号公報に開示されている。

ところで、このような従来のプラズマディスプレイ装置において、電源投入直 後に初期化波形が出力されないことがあり、このため、一つ前の通電において最 後に発生した電荷がパネルの放電セルに残っていると、これらの放電セルは初期 化動作されずに、電源投入後の最初の維持動作で維持放電を起こし、画面上に一 瞬不必要な発光として現われ表示品位を下げるという課題があった。

10

15

20

5

発明の開示

本発明のプラズマディスプレイ装置は、走査電極及び維持電極とデータ電極と の交差部に放電セルを形成してなるプラズマディスプレイパネルと、走査電極に 所定の電圧を印加するための走査電極駆動回路とを含む。ここに、走査電極駆動 回路は、電源投入後、所定時間経過後に駆動波形を出力するように構成したこと を特徴とするものである。

走査電極駆動回路の構成例としては、走査電極に接続される走査回路と、この 走査回路に接続されかつ初期化波形を発生する初期化回路と、走査回路に接続さ れかつ維持パルスを発生する維持回路とを含むものである。

この構成により、電源投入後に、駆動波形を出力するまでの間に所定の期間を 設け、初期化波形を出力したのち、維持パルスを出力するようにしているため、 放電セルに残った電荷を初期化動作で消滅させることができ、続く維持動作で不 要な放電が起きなくなり、起動時の表示品位を高めることができる。

25 図面の簡単な説明

図1は本発明の一実施の形態によるプラズマディスプレイ装置のプロック図で

ある。

15

図2は図1に示すプラズマディスプレイ装置の駆動波形図である。

図3は図1に示すプラズマディスプレイ装置の走査電極駆動回路の一例を示す, 回路図である。

5 図4は図3に示す走査電極駆動回路の動作シーケンスを説明するためのタイミング図である。

発明を実施するための最良の形態

以下、本発明の一実施の形態によるプラズマディスプレイ装置について、図 1 10 から図 4 を参照しながら説明する。

図1は本発明の一実施の形態によるプラズマディスプレイ装置のブロック図である。図1において、PDP1は、透明な一対のガラス基板を、間に放電空間が形成されるように対向配置するとともに、前面側の基板に設けた走査電極及び維持電極と、背面側の基板に設けたデータ電極との交差部に放電セル (図示せず)を形成した構成である。

このPDP1のデータ電極D1からDmには、それらデータ電極D1からDmに所定の書込みパルス電圧を印加するための書込み回路2が接続されている。走査電極SCN1からSCNnには、それら走査電極SCN1からSCNnに所定の走査電圧を印加するための走査回路3と、初期化回路4と、維持回路5とからなる走査電極駆動回路50が接続されている。維持電極SUS1からSUSnには、それら維持電極SUS1からSUSnに所定の電圧を印加するための維持回路6と、消去回路7とからなる維持電極駆動回路が接続されている。

図1に示すプラズマディスプレイ装置は、図2に示すような駆動波形により駆動される。すなわち、まず、初期化期間において、走査電極SCN1からSCN nに初期化波形8を印加してパネル内の壁電荷を書込み放電に適した状態に初期化する。続く書込み期間において、データ電極D1からDmに書込みパルス9を

印加し、走査電極SCN1からSCNnに走査パルス10を印加して書込み放電を行う。続く維持期間において、走査電極SCN1からSCNnと、維持電極SUS1からSUSnに、交互に維持パルス11を印加し、書込み放電を行った放電セルで維持放電をさせて表示発光を行う。続く消去期間において、維持電極SUS1からSUSnに消去波形12を印加して維持放電を停止させる。

また、図1において、走査電極駆動回路50は、具体的には図3に示すように構成されている。図3において、走査電極SCN1からSCNnに接続される走査回路3は、走査ドライバ20、ダイオードD1、D2、及びコンデンサC1、C2から構成されている。

10 また、走査回路3に接続される初期化回路4は、図2に示す初期化波形8を発生する回路であり、ハーフブリッジドライバ21、ドライバ22、FETQ1からQ3、ダイオードD3からD5、コンデンサC3からC8、及び抵抗R1、R2とから構成されている。

さらに、走査回路3に接続される維持回路5は、図2に示す維持パルス11(走 15 査電極SCN1からSCNnに印加される維持パルス)を発生する回路で、ハー フブリッジドライバ23、電力回収回路24、FETQ4、Q5、ダイオードD 6、及びコンデンサC9、C10とから構成されている。

また、ロジック用電源25は、走査ドライバ20、ハーフブリッジドライバ21、23及びドライバ22に動作用の電源電圧を供給するものである。走査パルス用電源26は、走査パルス10を発生させるためのものである。維持パルス用電源27は、維持パルス11を発生させるためのものである。初期化波形用電源28は、初期化波形8を発生させるためのものである。

20

25

すなわち、図3に示すように、走査電極SCN1からSCNnに接続される走査回路3は、走査パルスを出力する走査ドライバ20と、ロジック用電源25の電圧をダイオードD2、FETQ2、FETQ5を介してコンデンサC1に充電するプートストラップ回路と、走査パルス用電源26の電圧をダイオードD1、

FETQ2、FETQ5を介してコンデンサC2に充電するプートストラップ回路とから構成されている。

また、走査回路3の負側給電ライン100に出力ラインが接続された初期化回路4は、初期化波形8の上り傾斜波形を発生するためのFETQ1、コンデンサC5、抵抗R1からなるミラー積分回路と、初期化波形8の立ち下げを行うFETQ2と、FETQ1、Q2を駆動するハーフブリッジドライバ21と、このハーフブリッジドライバ21のロジック用電源25の電圧をダイオードD3、FETQ5を介してコンデンサC4に充電するブートストラップ回路と、ロジック用電源25の電圧をダイオードD3、ダイオードD4、FETQ2、FETQ5を介してコンデンサC3に充電するブートストラップ回路と、初期化波形用電源28の電圧をダイオードD5、FETQ5を介してコンデンサC6に充電するブートストラップ回路と、初期化波形8の下り傾斜波形を発生するためのFETQ3、コンデンサC8、抵抗R2からなるミラー積分回路と、FETQ3を駆動するためのドライバ22と、このドライバ22の電源としてのロジック用電源25のバイバス用コンデンサC7とから構成されている。

5

10

15

20

- 25

さらに、初期化回路4のFETQ2のソース及びハーフブリッジドライバ21の負側給電ライン200に出力ラインが接続された維持回路5は、維持パルス用電源27から維持パルス11のハイレベルの電圧及び初期化波形の上り傾斜波形における下のベース部分の電圧を供給するFETQ4と、維持パルス11のローレベルの電圧を供給するFETQ5と、FETQ4、Q5を駆動するハーフブリッジドライバ23と、ロジック用電源25のバイパス用のコンデンサC10と、ハーフブリッジドライバ23の電源としてのロジック用電源25の電圧をダイオードD6、FETQ5を介してコンデンサC9に充電するブートストラップ回路と、維持パルス11のスイッチングのときにパネルの電極容量とのLC共振を利用してスイッチング損失を低減する電力回収回路24とから構成されている。

また、ハーフブリッジドライバ21、23及びドライバ22において、S1は

FETQ4、S2はFETQ5、S3はFETQ1、S4はFETQ2、S5は FETQ3それぞれの制御信号が入力される端子である。

このような構成の回路において、負側給電ライン100、200が、他の回路の出力に接続されている回路、すなわち走査回路3と、初期化回路4のうちハーフブリッジドライバ21及びFETQ1、Q2とから構成されるブロックと、維持回路5のうちハーフブリッジドライバ23のハイサイド側及びFETQ4とから構成されるブロックは、フローティング回路となっている。これらのフローティング回路の電源は、ブートストラップ回路のコンデンサC2、C3、C4、C6、C7、C9に充電された電圧を使用している。

5

- 10 図3に示す回路における電源投入後の動作シーケンスを図4に示す。図4において、時刻t1において、電源投入を行うと、ロジック用電源25が立ち上がり、コンデンサC10の電圧及びコンデンサC7の電圧が立ち上がる。このとき端子S1、S2、S3、S4、S5に入力される制御信号はオフの論理が入力されている。
- 次の時刻t2において、端子S2、S4にオンの論理が入力される。このとき、コンデンサC10の電圧は、時刻t1において、すでに立ち上がっているので、ハーフブリッジドライバ23はFETQ5にオン信号を出力する。そして、コンデンサC9、C6の電圧が立ち上がる。また、コンデンサC4の電圧も立ち上がり、端子S4にはオンの論理が入力されているため、ハーフブリッジドライバ21はFETQ2にオン信号を出力する。FETQ2がオンすると、コンデンサC3、C1、C2の電圧が立ち上がる。

続く時刻t3において、端子S2、S4はオフの論理が入力される。その後、時刻t4において、端子S1、S3にオンの論理が入力され、コンデンサC9、C3の電圧は立ち上がっているので、ハーフブリッジドライバ21、23はFE
TQ4、Q1にオン信号を出力する。また、このときコンデンサC6の電圧もすでに立ち上がっている。したがって、FETQ4がオンとなり、走査電極SCN

1からSCNnに初期化波形8のVsus電位が印加され、FETQ1がオンとなり、走査電極SCN1からSCNnに初期化波形8の上り傾斜波形部分が印加される。

続く時刻 t 5 において、端子S 1、S 3 はオフの論理となり、端子S 4、S 5 はオンの論理となり、コンデンサC 4 の電圧はすでに立ち上がっているので、ハーフブリッジドライバ2 1 はFETQ 2 にオン信号を出力する。また、コンデンサC 7 はすでに立ち上がっているので、ドライバ2 2 はFETQ 3 にオン信号を出力し、下り傾斜波形が出力される。

このように図3の回路においては、図4に示すような、電源投入後、フローティング回路の電源を立ち上げる時刻t2から時刻t3までの期間T0が設けられており、その期間T0の経過後に初期化波形8を出力するように動作する。そして、その初期化波形8が出力された後、以降の書込み期間において走査パルス10が、維持期間において維持パルス11がそれぞれ出力され、走査電極SCN1からSCNnに印加される。

15 このように本発明のプラズマディスプレイ装置においては、電源投入後、所定時間T0経過後に駆動波形(初期化波形8、書込みパルス9、走査パルス10、維持パルス11、消去波形12など)を出力するように構成されている。これにより、走査電極SCN1からSCNnに対して初期化波形8を出力できないということはなくなり、放電セルに残った電荷を初期化動作で確実に消滅させることができ、続く維持動作で不要な放電が起きなくなり、起動時の表示品位を高めることができる。

産業上の利用可能性

5

本発明は、起動時における不要な放電の発生を防止することができ、より一層 25 表示品位を高めたプラズマディスプレイ装置を提供することができる。

請求の範囲

1. 走査電極及び維持電極とデータ電極との交差部に放電セルを形成してなるプラズマディスプレイパネルと、前記走査電極に所定の電圧を印加するための走査電極駆動回路とを含み、ここに、前記走査電極駆動回路は、電源投入後、所定時間経過後に駆動波形を出力するように構成したことを特徴とするプラズマディスプレイ装置。

5

10

- 2. 前記走査電極駆動回路は、前記走査電極に接続される走査回路と、この走査 回路に接続されかつ初期化波形を発生する初期化回路と、前記走査回路に接 続されかつ維持パルスを発生する維持回路とを含むことを特徴とする請求項 1記載のプラズマディスプレイ装置。
 - 3. 前記走査電極駆動回路が出力する駆動波形には、前記走査電極に印加される 初期化波形を含むことを特徴とする請求項1記載のプラズマディスプレイ装 置。

要 約 書

本プラズマディスプレイ装置は、走査電極(SCN1-SCNn)及び維持電極(SUS1-SUSn)とデータ電極(D1-Dm)との交差部に放電セルを形成してなるプラズマディスプレイパネル(1)と、走査電極(SCN1-SCNn)に所定の電圧を印加するための走査電極駆動回路(50)とを有する。ここで、走査電極駆動回路(50)は、走査電極(SCN1-SCNn)に接続される走査回路(3)と、この走査回路(3)に接続されかつ初期化波形を発生する初期化回路(4)と、走査回路(3)に接続されかつ維持パルスを発生する維持回路(5)とを含み、電源投入後、所定時間経過後に駆動波形を出力するように構成する。

: 5

10

FIG. 1





FIG. 2



2/4 FIG. 3





FIG. 4



図面の参照符号の一覧表

- 1 プラズマディスプレイパネル
- 2 書込み回路
- 3 走査回路
- 4 初期化回路
- 5 維持回路
- 6 維持回路
- 7 消去回路
- 8 初期化波形
- 9 書込みパルス
- 10 走査パルス
- 11 維持パルス
- 12 消去波形
- 50 走査電極駆動回路
- D1-Dm データ電極
- SCN1-SCNn 走査電極
- SUS1-SUSn 維持電極
- TO フローティング回路の電源の立ち上げ期間